学习网站的建设,温州网站建设活动,烟台城乡建设学校网站,制作单位网站概念 处理器在正常执行程序的过程中可能会遇到一些不正常的事件发生 这时处理器就要将当前的程序暂停下来转而去处理这个异常的事件 异常事件处理完成之后再返回到被异常打断的点继续执行程序 异常处理机制 不同的处理器对异常的处理的流程大体相似#xff0c;但是不同的处理器…概念 处理器在正常执行程序的过程中可能会遇到一些不正常的事件发生 这时处理器就要将当前的程序暂停下来转而去处理这个异常的事件 异常事件处理完成之后再返回到被异常打断的点继续执行程序 异常处理机制 不同的处理器对异常的处理的流程大体相似但是不同的处理器在具体实现的机制上有所不同比如处理器遇到哪些事件认为是异常事件遇到异常事件之后处理器有哪些动作、处理器如何跳转到异常处理程序如何处理异常、处理完异常之后又如何返回到被打断的程序继续执行等我们将这些细节的实现称为处理器的异常处理机制
ARM异常源 概念 导致异常产生的事件称为异常源
ARM异常源注意和工作模式区分 FIQ 快速中断请求引脚有效 IRQ 外部中断请求引脚有效 Reset 复位电平有效 Software Interrupt 执行swi指令 Data Abort 数据终止 Prefetch Abort 指令预取终止 Undefined Instruction 遇到不能处理的指令
ARM异常模式 在ARM的基本工作模式中有5个属于异常模式即ARM遇到异常后会切
换成对应的异常模式 maybe多个异常源对应一个异常模式 ARM寄存器
ARM异常响应
处理异常必须在ARM状态下 ARM产生异常后的动作自动完成 1.拷贝CPSR中的内容到对应异常模式下的SPSR_mode 2.修改CPSR的值 2.1.修改中断禁止位禁止相应的中断禁止另一个相同异常打断这一个异常高优先级的打断可以打断低优先级的中断例FIQ打断IRQ中断 2.2.修改模式位进入相应的异常模式 2.3.修改状态位进入ARM状态 T0时为ARM状态T1时为thumb状态
处理异常必须在ARM状态下 3.保存返回地址即中断的下一条地址到对应异常模式下的LR_mode
R14(LR,Link Register)见ARM寄存器那一篇文章 4.设置PC为相应的异常向量异常向量表对应的地址非跳转到异常处理程序
异常向量表 异常向量表 异常向量表的本质是内存中的一段代码 表中为每个异常源分配了四个字节的存储空间 遇到异常后处理器自动将PC修改为对应的地址 因为异常向量表空间有限一般我们不会再这里写异常处理程序而是在对应的位置写一条跳 转指令使其跳转到指定的异常处理程序的入口
例异常源为IRQ时pc值为0x18 注ARM的异常向量表的基地址默认在0x00地址 但可以通过配置协处理器来修改其地址
异常返回 ARM异常返回的动作自己编写 1.将SPSR_mode的值复制给CPSR 使处理器恢复之前的状态 2.将LR_mode的值复制给PC 使程序跳转回被打断的地址继续执行 异常优先级 多个异常同时产生时的服务顺序 Reset Data Abort FIQ IRQ Prefetch Abort Software Interrupt Undefined instruction
FIQ和IRQ nFIQ的响应速度比IRQ快 1. FIQ在异常向量表位于最末可直接把异常处理写在异常向量表之后省去跳转 2. FIQ模式有5个私有寄存器(R8-R12)执行中断处理程序前无需压栈保存寄存器可直接处理中断 3. FIQ的优先级高于IRQ 3.1 两个中断同时发生时先响应FIQ 3.2 FIQ可以打断RIQ但RIQ不能打断FIQ
指令流水线
ARM指令流水线 ARM7采用3级流水线 ARM9采用5级流水线 Cortex-A9采用8级流水线 注虽然流水线级数越来越多但都是在三级流水线的基础上进行了细分 多核处理器 即一个SOC中集成了多个CPU核
作用 不同的线程可以运行在不同的核心中做到真正的并发
资源 多核处理器共用外设与接口资源
