台州做企业网站,网站建设建材,网站开发天津网站开发,上海网页制作机构简介现代处理器在执行指令时#xff0c;使用多种技术#xff0c;提高指令的执行效率#xff0c;例如多级cache#xff0c;流水线#xff0c;多发射#xff0c;乱序执行等。这些技术的引入#xff0c;导致对主存的访问顺序并不一定是编码时的顺序#xff0c;也就是说使用多种技术提高指令的执行效率例如多级cache流水线多发射乱序执行等。这些技术的引入导致对主存的访问顺序并不一定是编码时的顺序也就是说对主存的访问是乱序的代码中后一条指令对主存的访问可能发生在前一条指令对主存访问之前。当程序的正确性依赖于对内存的访问顺序时这样就会带来一系列问题。当然对主存的乱序访问主要发生在两个阶段1在程序编译时编译器对指令重排导致。2程序执行时多cpu之间的交互导致的乱序访问。大部分情况下乱序访问并不一定带来问题但在某些特定情况下乱序访问导致程序与预期行为不符因此现代处理器以及OS提供了一些可以保证内存访问有序的指令和接口。Cache由于CPU访问外部主存至少在几十个CPU周期因此CPU在内部设置了一系列的缓存空间加速对主存数据的访问。这样就存在主存数据与CPU内Cache数据的一致性问题CPU cache与主存之间的数据并不是实时同步其中一个CPU对某个主存数据进行的修改其他CPU也不一定能立即感知到。现代CPU通过提供一些特殊的指令可以在CPU修改完数据后将Cache中的数据强制同步到主存从而确保Cache与主存数据一致也可以通过特殊指令强制CPU从主存读取数据刷新Cache中的数据。流水线现代CPU为了提高指令执行效率将一条指令的执行步骤划分成多个阶段然后按照流水线的方式进行执行例如经典的五级流水线将指令划分为“取指”“译码”“执行”“访存”“写回”这样当执行一条指令的下一个过程时下一条指令的上一个过程开始同步执行。多发射随着CPU技术的发展人们不满足于一次只执行一条指令从而发展出了一次执行多条指令的技术类似于存在多条流水线不同的流水线执行豪无关联的不同的指令。乱序执行对于一个程序中先后并无关系的两条指令现代CPU可以进行乱序执行例如对主存中两个不同地址的读写操作其执行顺序并不一定是代码中的先后顺序。内存屏障指令为了确保不同的CPU访问到的数据是一致的通过一些特殊的CPU指令和接口确保代码前后位置的执行是有序完成的这样的技术被称为内存屏障。在Linux内核代码中提供了以下一些接口完成内存屏障的功能(不同的CPU体系使用了CPU特定指令)。mb()适用于多处理器和单处理器的内存屏障。rmb()适用于多处理器和单处理器的读内存屏障。wmb()适用于多处理器和单处理器的写内存屏障。smp_mb()适用于多处理器的内存屏障。smp_rmb()适用于多处理器的读内存屏障。smp_wmb()适用于多处理器的写内存屏障。
