网站开发文件结构组成,学者网学科建设网站,学校网站建设项目可行性分析报告,上海新闻最新消息文章目录 标识符注释格式系统任务和函数值集合数据类型参数 标识符
Verilog HDL 中的标识符#xff08;identifier #xff09;可以是任意一组字母、数字、$ 符号和 _#xff08;下划线#xff09;符号的组合#xff0c;但标识符的第一个字符必须是字母或者下划线。另外identifier 可以是任意一组字母、数字、$ 符号和 _下划线符号的组合但标识符的第一个字符必须是字母或者下划线。另外标识符是区分大小写的。
转义标识符escaped identifier可以在一条标识符中包含任何可打印字符。转义标识符以 \反斜线符号开头以空白结尾。
Verilog HDL 定义了一系列保留字叫做关键词它仅用于某些上下文中。注意只有小写的关键词才是保留字。例如标识符 always这是个关键词与标识符 ALWAYS非关键词是不同的。
注释
在 Verilog HDL 中有两种形式的注释。
/* 第一种形式可以扩展至多行 */// 第二张形式在本行结束。格式
Verilog HDL 区分大小写。也就是说大小写不同的标识符是不同的。此外 Verilog HDL 是自由格式的即结构可以跨越多行编写也可以在一行内编写。
例如
initial begin Top3b001; #2 Top3b011; end和下面的指令一样
initialbeginTop 3b001;#2 Top 3b011;end系统任务和函数
以 $ 字符开始的标识符表示系统任务或系统函数。任务提供了一种封装行为的机制。这种机制可在设计的不同部分被调用。任务可以返回 0 个或多个值。函数除只能返回一个值以外与任务相同。此外函数在 0 时刻执行即不允许延迟而任务可以带有延迟。
$display(Hi, you have reached LT today);
/* $display 系统任务在新的一行中显示。 */
$time
// 该系统任务返回当前的模拟时间值集合
Verilog HDL 有下列四种基本的值
0逻辑 0 或“假”1逻辑 1 或“真”x未知z高阻
注意这四种值的解释都内置于语言中。如一个为 z 的值总是意味着高阻抗一个为 0 的值通常是指逻辑 0。Verilog HDL中的常量是由以上这四类基本值组成的。 Verilog HDL 中有三类常量
整型实数型字符串型
下划线符号 _ 可以随意用在整数或实数中它们就数量本身没有意义。它们能用来提高易读性唯一的限制是下划线符号不能用作为首字符。
数据类型
Verilog HDL 有两大类数据类型。
线网类型。。net type 表示 Verilog 结构化元件间的物理连线。它的值由驱动元件的值决定例如连续赋值或门的输出。如果没有驱动元件连接到线网线网的缺省值为 z。寄存器类型。register type 表示一个抽象的数据存储单元它只能在 always 语句和 initial 语句中被赋值并且它的值从一个赋值到另一个赋值被保存下来。
参数
参数是一个常量。参数经常用于定义时延和变量的宽度。使用参数说明的参数只被赋值一次。参数说明形式如下
parameter param1 const_expr1, param2 const_expr2, ...,paramN const_exprN;下面为具体实例
parameter LINELENGTH 132, ALL_X_S 16bx;
parameter BIT 1, BYTE 8, PI 3.14;
parameter STROBE_DELAY (BYTE BIT) / 2;
parameter TQ_FILE /home/bhasker/TEST/add.tq
