国际贸易网站有哪些,东莞建设工程招标网,wordpress跳转链接插件汉化,wordpress列出用户名来源#xff1a;内容来自「technews」#xff0c;谢谢。除了先进制程之外#xff0c;先进封装也成为延续摩尔定律的关键技术#xff0c;像是2.5D、3D 和Chiplets 等技术在近年来成为半导体产业的热门议题。究竟#xff0c;先进封装是如何在延续摩尔定律上扮演关键角色内容来自「technews」谢谢。除了先进制程之外先进封装也成为延续摩尔定律的关键技术像是2.5D、3D 和Chiplets 等技术在近年来成为半导体产业的热门议题。究竟先进封装是如何在延续摩尔定律上扮演关键角色而2.5D、3D 和Chiplets 等封装技术又有何特点人工智能AI、车联网、5G 等应用相继兴起且皆须使用到高速运算、高速传输、低延迟、低耗能的先进功能芯片然而随着运算需求呈倍数成长究竟要如何延续摩尔定律成为半导体产业的一大挑战。芯片微缩愈加困难异构整合由此而生换言之半导体先进制程纷纷迈入了7 纳米、5 纳米接着开始朝3 纳米和2 纳米迈进电晶体大小也因此不断接近原子的物理体积限制电子及物理的限制也让先进制程的持续微缩与升级难度越来越高。也因此半导体产业除了持续发展先进制程之外也「山不转路转」地开始找寻其他既能让芯片维持小体积同时又保有高效能的方式而芯片的布局设计遂成为延续摩尔定律的新解方异构整合Heterogeneous Integration Design Architecture SystemHIDAS概念便应运而生同时成为IC 芯片的创新动能。所谓的异构整合广义而言就是将两种不同的芯片例如记忆体逻辑芯片、光电电子元件等透过封装、3D 堆叠等技术整合在一起。换句话说将两种不同制程、不同性质的芯片整合在一起都可称为是异构整合。因为应用市场更加的多元每项产品的成本、性能和目标族群都不同因此所需的异构整合技术也不尽相同市场分众化趋势逐渐浮现。为此IC 代工、制造及半导体设备业者纷纷投入异构整合发展2.5D、3D 封装、Chiplets 等现今热门的封装技术便是基于异构整合的想法如雨后春笋般浮现。2.5D 封装有效降低芯片生产成本过往要将芯片整合在一起大多使用系统单封装System in a PackageSiP技术像是PiPPackage in Package封装、PoPPackage on Package封装等。然而随着智能手机、AIoT 等应用不仅需要更高的性能还要保持小体积、低功耗在这样的情况下必须想办法将更多的芯片堆积起来使体积再缩小因此目前封装技术除了原有的SiP 之外也纷纷朝向立体封装技术发展。立体封装概略来说意即直接使用硅晶圆制作的「硅中介板」Silicon interposer而不使用以往塑胶制作的「导线载板」将数个功能不同的芯片直接封装成一个具更高效能的芯片。换言之就是朝着芯片叠高的方式在硅上面不断叠加硅芯片改善制程成本及物理限制让摩尔定律得以继续实现。而立体封装较为人熟知的是2.5D 与3D 封装这边先从2.5D 封装谈起。所谓的2.5D 封装主要的概念是将处理器、记忆体或是其他的芯片并列排在硅中介板Silicon Interposer上先经由微凸块Micro Bump连结让硅中介板之内金属线可连接不同芯片的电子讯号接着再透过硅穿孔TSV来连结下方的金属凸块Solder Bump再经由导线载板连结外部金属球实现芯片、芯片与封装基板之间更紧密的互连。2.5D和3D封装是热门的立体封装技术。SourceANSYS目前为人所熟知的2.5D 封装技术不外乎是台积电的CoWoS。CoWoS 技术概念简单来说是先将半导体芯片像是处理器、记忆体等一同放在硅中介层上再透过Chip on WaferCoW的封装制程连接至底层基板上。换言之也就是先将芯片通过Chip on WaferCoW的封装制程连接至硅晶圆再把CoW 芯片与基板连接整合成CoWoS利用这种封装模式使得多颗芯片可以封装到一起透过Si Interposer 互联达到了封装体积小功耗低引脚少的效果。台积电CoWos封装技术概念。Source台积电除了CoWos 外扇出型晶圆级封装也可归为2.5D 封装的一种方式。扇出型晶圆级封装技术的原理是从半导体裸晶的端点上拉出需要的电路至重分布层Redistribution Layer进而形成封装。因此不需封装载板不用打线Wire、凸块Bump能够降低30% 的生产成本也让芯片更薄。同时也让芯片面积减少许多也可取代成本较高的直通硅晶穿孔达到透过封装技术整合不同元件功能的目标。当然立体封装技术不只有2.5D还有3D 封装。那么两者之间的差别究竟为何而3D 封装又有半导体业者正在采用相较于2.5D 封装3D 封装的原理是在芯片制作电晶体CMOS结构并且直接使用硅穿孔来连结上下不同芯片的电子讯号以直接将记忆体或其他芯片垂直堆叠在上面。此项封装最大的技术挑战便是要在芯片内直接制作硅穿孔困难度极高不过由于高效能运算、人工智能等应用兴起加上TSV 技术愈来愈成熟可以看到越来越多的CPU、GPU 和记忆体开始采用3D 封装。3D封装是直接将芯片堆叠起来。Source英特尔台积电、英特尔积极发展3D 封装技术在3D 封装上英特尔Intel和台积电都有各自的技术。英特尔采用的是「Foveros」的3D 封装技术使用异构堆叠逻辑处理运算可以把各个逻辑芯片堆栈一起。也就是说首度把芯片堆叠从传统的被动硅中介层与堆叠记忆体扩展到高效能逻辑产品如CPU、绘图与AI 处理器等。以往堆叠仅用于记忆体现在采用异构堆叠于堆叠以往仅用于记忆体现在采用异构堆叠让记忆体及运算芯片能以不同组合堆叠。另外英特尔还研发3 项全新技术分别为Co-EMIB、ODI 和MDIO。Co-EMIB 能连接更高的运算性能和能力并能够让两个或多个Foveros 元件互连设计人员还能够以非常高的频宽和非常低的功耗连接模拟器、记忆体和其他模组。ODI 技术则为封装中小芯片之间的全方位互连通讯提供了更大的灵活性。顶部芯片可以像EMIB 技术一样与其他小芯片进行通讯同时还可以像Foveros 技术一样通过硅通孔TSV与下面的底部裸片进行垂直通讯。英特尔Foveros技术概念。Source英特尔同时该技术还利用大的垂直通孔直接从封装基板向顶部裸片供电这种大通孔比传统的硅通孔大得多其电阻更低因而可提供更稳定的电力传输并透过堆叠实现更高频宽和更低延迟。此一方法减少基底芯片中所需的硅通孔数量为主动元件释放了更多的面积优化裸片尺寸。而台积电则是提出「3D 多芯片与系统整合芯片」SoIC的整合方案。此项系统整合芯片解决方案将不同尺寸、制程技术以及材料的已知良好裸晶直接堆叠在一起。台积电提到相较于传统使用微凸块的3D 积体电路解决方案此一系统整合芯片的凸块密度与速度高出数倍同时大幅减少功耗。此外系统整合芯片是前段制程整合解决方案在封装之前连结两个或更多的裸晶因此系统整合芯片组能够利用该公司的InFO 或CoWoS 的后端先进封装技术来进一步整合其他芯片打造一个强大的「3D×3D」系统级解决方案。此外台积电亦推出3DFabric将快速成长的3DIC 系统整合解决方案统合起来提供更好的灵活性透过稳固的芯片互连打造出强大的系统。藉由不同的选项进行前段芯片堆叠与后段封装3DFabric 协助客户将多个逻辑芯片连结在一起甚至串联高频宽记忆体HBM或异构小芯片例如类比、输入/输出以及射频模组。3DFabric 能够结合后段3D 与前段3D 技术的解决方案并能与电晶体微缩互补持续提升系统效能与功能性缩小尺寸外观并且加快产品上市时程。在介绍完2.5D 和3D 之后近来还有Chiplets 也是半导体产业热门的先进封装技术之一最后就来简单说明Chiplets 的特性和优势。除了2.5D 和3D 封装之外Chiplets 也是备受关注的技术之一。由于电子终端产品朝向高整合趋势发展对于高效能芯片需求持续增加但随着摩尔定律逐渐趋缓在持续提升产品性能过程中如果为了整合新功能芯片模组而增大芯片面积将会面临成本提高和低良率问题。因此Chiplets 成为半导体产业因摩尔定律面临瓶颈所衍生的技术替代方案。Chiplets就像拼图一样把小芯片组成大芯片Chiplets 的概念最早源于1970 年代诞生的多芯片模组其原理大致而言即是由多个同质、异构等较小的芯片组成大芯片也就是从原来设计在同一个SoC 中的芯片被分拆成许多不同的小芯片分开制造再加以封装或组装故称此分拆之芯片为小芯片Chiplets。由于先进制程成本急速上升不同于SoC 设计方式将大尺寸的多核心的设计分散到较小的小芯片更能满足现今的高效能运算处理器需求而弹性的设计方式不仅提升灵活性也能有更好的良率及节省成本优势并减少芯片设计时程加速芯片Time to market 时间。使用Chiplets 有三大好处。因为先进制程成本非常高昂特别是模拟电路、I/O 等愈来愈难以随着制程技术缩小而Chiplets 是将电路分割成独立的小芯片并各自强化功能、制程技术及尺寸最后整合在一起以克服制程难以微缩的挑战。此外基于Chiplets 还可以使用现有的成熟芯片降低开发和验证成本。目前已有许多半导体业者采用Chiplets 方式推出高效能产品。像是英特尔的Intel Stratix 10 GX 10M FPGA 便是采用Chiplets 设计以达到更高的元件密度和容量。该产品是以现有的Intel Stratix 10 FPGA 架构及英特尔先进的嵌入式多芯片互连桥接EMIB技术为基础运用了EMIB 技术融合两个高密度Intel Stratix 10 GX FPGA 核心逻辑芯片以及相应的I /O 单元。至于AMD 第二代EPYC 系列处理器也是如此。有别于第一代将Memory 与I/O 结合成14 纳米CPU 的Chiplet 方式第二代是把I/O 与Memory 独立成一个芯片并将7 纳米CPU 切成8 个Chiplets 进行组合。总而言之过去的芯片效能都仰赖半导体制程的改进而提升但随着元件尺寸越来越接近物理极限芯片微缩难度越来越高要保持小体积、高效能的芯片设计半导体产业不仅持续发展先进制程同时也朝芯片架构着手改进让芯片从原先的单层转向多层堆叠。也因如此先进封装也成为改善摩尔定律的关键推手之一在半导体产业中引领风骚。未来智能实验室的主要工作包括建立AI智能系统智商评测体系开展世界人工智能智商评测开展互联网城市云脑研究计划构建互联网城市云脑技术和企业图谱为提升企业行业与城市的智能水平服务。 如果您对实验室的研究感兴趣欢迎加入未来智能实验室线上平台。扫描以下二维码或点击本文左下角“阅读原文”
